电铸掩膜版沉积应力控制：高深宽比结构的均匀性保障

在硅片上涂胶、曝光显影出窄而深的空腔，让镍一层层长进去，揭下来就是一片金属掩膜。电铸掩膜版沉积应力控制管的是这段生长：胶模深宽比一高，空腔底部电解液交换就慢，电流密度、光亮剂与温度稍偏，沉积速率和内应力跟着不均。应力分张压两种，张应力让掩膜收缩、开口变大甚至从基板边缘翘起，压应力把薄壁顶出鼓包。8μm/8μm 的 LDI 解析只定胶模开口，尺寸保真得靠沉积段把应力与均匀性同时摁住。

应力是攒出来的，还在高深宽比结构里被放大。空腔越深，传质越靠扩散，底部镍离子补不上，沉积速率比开口处低，晶粒与内应力沿壁高都不一样；光亮剂多了晶粒细化、硬度往 450–550Hv 走，内应力同步抬升；电流密度从 1A/dm² 提到 4A/dm²，610×660mm 大板边角长得快、应力也高；槽液温度浮动两三度，整片应力分布就散了。这些沉积时看不出来，镍还被基板和胶模双重约束着。一剥离，约束消失：张应力把掩膜往里收，几十微米的开口能漂出几微米，压应力让薄壁起皱。产线上常见的“剥离后开口复测超差”，八成不是 LDI 没对准，而是沉积段没管住应力和厚度差。MEMS 与半导体掩膜按微米验收，这一段失守，曝光再准也白费。

参数窗口

• LDI 解析 8μm/8μm、双面对位 ±5μm，胶模开口在此定形

• 基板厚度 0.03–5mm，薄基板对应力翘曲更敏感

• 曝光光源 365/380/395/405nm，四档按胶层厚度选

• 高深宽比胶模空腔，深宽比越大传质越受限

• 镍质合金硬度 450–550Hv，硬度与内应力联动

• 尺寸精度以剥离后影像仪实测为准，结构完整性逐片验

制造流程（8步）

1. 基板准备 — 硅片清洗导电化，0.03–5mm 按器件刚度选。

2. 涂胶 — 胶厚按目标深宽比定，胶层均匀性先控住。

3. 覆膜 LDI — 8μm/8μm 解析、365/380/395/405nm 曝光，双面对位 ±5μm。

4. 显影 — 形成高深宽比空腔，胶壁垂直度决定镍壁形貌。

5. 电铸沉积 — 分区控电流密度、温度与光亮剂，改善深腔传质、压内应力。

6. 剥离 — 低温退应后从低应力边整片揭下，薄壁不鼓包。

7. 检验 — 影像仪量开口与壁角，硬度仪记 450–550Hv，复测平面度。

8. 分切包装 — 按器件版图分切，附应力与尺寸实测记录。

核心优势

1. 开口不张缩 — 应力与厚度差同控，剥离后开口按设计值复现。

2. 薄壁不鼓包 — 压应力压在低位，细筋不起皱、不脱基板。

3. 尺寸保真 — 高深宽比结构沿壁高不失真，蒸镀图形不偏心。

4. 批量一致 — 610×660mm 大板同槽多片，边缘与中心速率差进内控线。

5. 复制性稳 — 母模三维形状一次照搬，表面光滑免后道机加。

6. 可追溯 — 每片记电流、温度、硬度与剥离后尺寸，异常回溯槽次。

典型应用

• MEMS 器件蒸镀掩膜，高深宽比开口对应力释放最敏感。

• 光学元件图形转移，薄壁平面度决定通光截面。

• 半导体器件批量制造掩膜，按微米验收开口尺寸。

• 晶圆级微纳加工，硅基胶模直接电铸成金属掩膜。

• 需要双面对位 ±5μm 的穿透结构，正反套准靠应力稳住。

• 0.03mm 薄基板掩膜，剥离全程贴支撑防翘。

设计与选型要点

1. 深宽比先定档。腔越深越要下调起镀电流密度，别让底部缺离子。

2. 光亮剂别贪多。450–550Hv 够用，再推高内应力跟着涨。

3. 电流密度分区设，610×660mm 大板边角单独降一档。

4. 槽液温度按 ±1℃ 级别控，两三度浮动就能散掉整片应力分布。

5. 基板 0.03–5mm 按装配刚度选，过薄时剥离全程贴支撑。

6. 8μm/8μm 与 ±5μm 是曝光侧指标，剥离后开口复测才算交付。

7. 张应力与压应力分开记，退火温度按应力类型定，别一刀切。

把电铸掩膜版沉积应力控制单独拎出来看，它管的不是镍能不能长满胶模，而是长满之后尺寸还认不认得出原图。LDI 的 8μm/8μm 与 ±5μm 定胶模，沉积段的电流密度、光亮剂、温度定的是应力与厚度分布；后者一松，剥离时约束消失，几十微米的开口就漂、薄壁就鼓，曝光再准也补不回来。产线上拉开差距的，不是能不能镀出高深宽比结构，而是同一槽十几片能否以同一组复测数据收尾。按微米验开口的订单，打样就把分区电流、光亮剂浓度、槽液温度和退火温度固化进工艺卡，比剥离后逐片校形划算。电铸掩膜版沉积应力控制的价值，正在于把内应力变成可记、可调的参数；晶圆掩膜沉积均匀性、电铸掩膜版高深宽比成形，落到车间都是同一句：让电铸掩膜版沉积应力控制每一片都量得出尺寸保真。